



سیستم‌های دیجیتال ۲

اسلاید ۵


واحد پردازش مرکزی CPU

محمد رضا رازقی زاده



اجزای تشکیل دهنده CPU

- **Storage Components:**
Registers Flip-flops
- **Execution (Processing) Components:**
Arithmetic Logic Unit (ALU): Arithmetic calculations, Logical computations, Shifts/Rotates
- **Transfer Components:**
Bus
- **Control Components:**
Control Unit



مشخص میکند که چه عملی در چه زمانی انجام شود. بصورت سخت افزاری و یا میکروپروگرام سیگنال لازم را به بخشهای مختلف ارسال می‌کند.



CPU از دید استفاده کننده

از دید يك برنامه نويس كه به زبان سطح پايين برنامه نويسي می كند CPU دارای مشخصه های زیر خواهد بود:

- ✓ Instruction format
- ✓ The instruction Set
- ✓ Addressing modes
- ✓ Register organization



- ✓ Accumulator machine
- ✓ Register machine
- ✓ Stack machine

مثال: ماشین های X۸۶ دارای يك معماری با مجموعه دستورات پیچیده ای است که تمامی جنبه های معماری های فوق را در بر می گیرد.



ساختار رجیسترها

- یکی از مهمترین ویژگی های تعیین کننده برای يك CPU ساختار رجیسترهای داخلی آن است. این رجیسترها به دو دسته تقسیم بندی می شوند:
- رجیسترهایی که استفاده کننده آنها را می بیند! و می تواند از طریق برنامه نویسی به آنها دسترسی داشته باشد
 - Data registers
 - Address registers
 - ✓ index register
 - ✓ segment pointer
 - ✓ stack pointer
 - Condition codes (flags)
- رجیسترهایی که برای کنترل و نگهداری وضعیت CPU بکار می روند. این رجیسترها توسط واحد کنترل برای اجرای دستورات مورد استفاده واقع می شوند
 - Program counter
 - Instruction register




رجیسترهای عمومی

- محلی برای ذخیره داده ها هستند که در داخل CPU تعبیه شده اند تا با فراهم آوردن دسترسی سریع و آسان عملکرد CPU را افزایش دهند.
- این رجیسترها توسط يك باس مشترك مخصوص به هم وصل می شوند.
- استفاده کننده می تواند از این رجیسترها برای کاربردهای مختلف محاسباتی، منطقی و شیفت استفاده نماید.




مجموعه رجیسترهای عمومی و ALU مشترک





مجموعه رجیسترهای عمومی و ALU مشترک





مجموعه رجیسترهای عمومی و ALU مشترک

سازمان باس ترسیم شده شامل هفت ثبات در CPU است که عملکرد آن به شرح زیر توضیح می‌باشد:

- خروجی هر ثبات به دو مالتی‌پلکسر متصل است که نقش اساسی در انتقال داده‌ها به ALU دارند.
- دو باس، به نام‌های A و B، برای انتقال داده مورد استفاده قرار می‌گیرند. خطوط انتخاب در هر مالتی‌پلکسر تعیین می‌کنند که داده از یک ثبات انتخاب شود یا از ورودی داده.
- داده‌ها از طریق باس‌های A و B به ALU منتقل می‌شوند.
- سیگنال OPR نوع عملیاتی را که ALU باید انجام دهد، مشخص می‌کند.
- نتیجه عملیات انجام شده توسط ALU می‌تواند به سایر واحدهای سیستم ارسال شود یا در یکی از ثبات‌های پردازنده ذخیره گردد.
- برای انتخاب ثبات مقصد که نتیجه در آن ذخیره می‌شود، از یک دیکدر استفاده می‌شود. این دیکدر یکی از ورودی‌های بارگذاری ثبات را فعال کرده و ثبات مقصد برای ذخیره نتیجه را مشخص می‌کند.



مثالی از عملیات ALU

- برای مثال فرض کنید که می خواهیم micro-operation زیر را انجام دهیم:

$$R_1 \rightarrow R_2 + R_3$$

- برای انجام این عمل واحد کنترل باید سیگنالهای لازم را برای انتخاب ورودیهای متناسب دیکدر MUXA, MUXB و ALU انتخاب نماید:

۱. تعیین مقدار مناسب برای ورودی MUXA یعنی SELA طوری که محتوی رجیستر R_2 در روی باس A قرار گیرد.

۲. تعیین مقدار مناسب برای ورودی MUXB یعنی SELB طوری که محتوی رجیستر R_3 در روی باس B قرار گیرد.

۳. تعیین مقدار لازم برای ورودی OPR که ALU را وادار به انجام عمل جمع $A+B$ نماید.

۴. در نهایت انتخاب مقدار مناسب برای دیکدر SELD به نحوی که خروجی ALU را به رجیستر R_1 منتقل نماید



سیگناهای کنترلی

- هر ۴ دسته سیگنال فوق باید بطور همزمان توسط واحد کنترل ایجاد شده و در شروع يك سيكل كلاك آماده باشند.
- در طول يك سيكل كلاك داده رجیسترها از طریق مالتی پلکسرها و ALU به باس خروجی رسیده و آماده می شود تا با آمدن لبه پالس ساعت بعدی وارد رجیستر مقصد گردد.
- برای اینکه بتوانیم CPU سریعی داشته باشیم باید ALU با مداراتی ساخته شود که بتوانند به سرعت عمل مورد نظر را انجام دهند.



کلمه کنترل

3	3	3	5
SELA	SELB	SELD	OPR

Binary Code	SEL A	SEL B	SEL D
000	Input	Input	None
001	R1	R1	R1
010	R2	R2	R2
011	R3	R3	R3
100	R4	R4	R4
101	R5	R5	R5
110	R6	R6	R6
111	R7	R7	R7

در مثال نشان داده شده تعداد ۱۴ متغیر باینری وجود دارند که مقدار آنها باید توسط واحد کنترل تعیین گردد. هر ترکیب این متغیرها يك کلمه کنترل نامیده میشود. این کلمه به ۴ فیلد تقسیم می شود



عملیات ALU

OPR Select	Operation	Symbol
00000	Transfer A	TSFA
00001	Increment A	INCA
00010	$A+B$	ADD
00101	$A-B$	SUB
00110	Decrement A	DECA
01000	$A.B$	AND
01010	OR A and B	OR
01100	XOR A B	XOR
01110	Complement A	COMA
10000	Shift Right A	SHRA
11000	Shift Left A	SHLA

در CPU انجام عملیات محاسباتی و منطقی بر عهده ALU است. عمل شیفت را می توان توسط يك Shifter که قبل و یا بعد از ALU قرار می گیرد انجام داد. در مواردی هم ممکن است عمل شیفت توسط خود ALU انجام شود. در فصل ۴ طراحی چنین ALU را دیدیم که عملیات آن در جدول مقابل ذکر شده است.



مثال

برای انجام ریزعمل زیر

$$R_1 \rightarrow R_2 - R_3$$

می بایست کلمه کنترلی بصورت زیر انتخاب شود:

010	011	001	01000
SEL A	SEL B	SEL D	OPR

1. SEL A = 010. So, MUX A transfer the content of R2 into bus A.
2. SEL B = 011. So, MUX B transfer the content of R3 into bus B.
3. OPR = 01000. So, ALU performs addition.
4. SEL D = 001. to transfer the result in register R1.

همانطور که قبلا دیدیم يك راه پياده سازی واحد کنترل استفاده از میکروپروگرامینگ است که در آن هر کلمه کنترلی در يك محل از حافظه ROM ذخيره خواهد شد



پشته (Stack)

➤ حافظه یک CPU می‌تواند به صورت یک پشته (STACK) سازماندهی شود؛ ساختاری که اطلاعات در آن به صورت آخرین ورودی، اولین خروجی LIFO ذخیره می‌شوند. این بدین معناست که آخرین آیتم ذخیره‌شده اولین آیتمی است که حذف یا از پشته برداشته می‌شود (پاپ می‌شود).

➤ برای مدیریت آیتم‌ها، پشته از یک رجیستر اشاره‌گر پشته (SP: Stack Pointer) استفاده می‌کند. اشاره‌گر پشته، آدرس آخرین آیتم موجود در پشته را ذخیره می‌کند و به عبارتی به بالاترین عنصر پشته اشاره می‌کند.

➤ موارد استفاده از پشته

- ✓ ذخیره متغیرهای يك برنامه
- ✓ ذخیره محتوی سایر رجیسترها وقتی که يك برنامه فرعی صدا زده می شود
- ✓ كمك به ترجمه عملیات محاسباتی با روش RPN



پیاده سازی پشته

دو نوع اصلی پشته وجود دارد:

۱. **پشته رجیستری (Register Stack):**

از رجیسترهای پردازنده برای ایجاد ساختار پشته استفاده می‌کند.

این نوع پشته سرعت و کارایی را در برخی عملیات بهبود می‌بخشد.

۱. **پشته حافظه‌ای (Memory Stack):**

با استفاده از مکان‌های اختصاصی در حافظه، ساختار پشته را پیاده‌سازی می‌کند.



پیاده سازی پشته بوسیله رجیسترها

Address

63

.

.

.

.

.

.

.

.

4

3

2

1

0

FULL

EMPTY

SP

DR

عملیات پشته شامل دو اقدام اصلی

است:

- افزودن (Push): زمانی که یک

آیتم به پشته اضافه می‌شود، این

عمل به عنوان افزودن یا عملیات

"پوش" شناخته می‌شود.

- حذف (Pop): زمانی که یک آیتم

از پشته حذف می‌شود، این عمل


به عنوان حذف یا عملیات "پاپ"

شناخته می‌شود.

Block diagram of a 64-word stack.



پیاده سازی پشته بوسیله رجیسترها




Block diagram of a 64-word stack.

- هنگامی که رجیسترهای پردازنده به صورت ساختار پشته‌ای سازمان‌دهی شوند، به آن پشته رجیستری (Register Stack) گفته می‌شود.
- در نمودار روبرو، یک پشته رجیستری با ظرفیت ۶۴ کلمه نشان داده شده است.
- اشاره‌گر پشته (SP) آدرس بالاترین عنصر موجود در پشته را ذخیره می‌کند.



پیاده سازی پشته بوسیله رجیسترها



- زمانی که پشته خالی باشد، پرچم EMPTY برابر ۱ تنظیم می شود و وقتی پشته پر باشد، پرچم FULL برابر ۱ می شود.
- رجیستر داده (DR) داده ای را که در حال برداشتن (Pop) یا اضافه کردن (Push) به پشته است، نگهداری می کند.

Block diagram of a 64-word stack.



پیاده سازی پشته بوسیله رجیسترها

Address

63

.

.

.

.

.

.

.

.

.

.

.

.

4

3

2

1

0

FULL

EMPTY

SP

DR

Block diagram of a 64-word stack.

- مزایای دیگر پشته رجیستری شامل زمان دسترسی سریعتر و کاهش تداخل در باس حافظه است، که آن را برای وظایف محاسباتی نیازمند دستکاری سریع داده مناسب می‌سازد.

- به عنوان مثال، در تصویر، سه آیتم (A، B، و C) در پشته قرار گرفته‌اند که آیتم C در بالاترین موقعیت قرار دارد. بنابراین اشاره‌گر پشته SP آدرس C را نگهداری می‌کند (SP=۳).



عملیات PUSH (افزودن به پشته):

هنگامی که عملیات PUSH برای اضافه کردن یک عنصر (مثلاً E) به پشته انجام می‌شود، مراحل زیر اجرا می‌شوند:

• مرحله ۱:

- ✓ اشاره‌گر پشته (SP) را یک واحد افزایش دهید تا به یک جای خالی اشاره کند.
- ✓ $SP \leftarrow SP + 1$ (افزایش اشاره‌گر پشته)

• مرحله ۲:

- مقدار موجود در رجیستر داده (DR) را در آدرسی که توسط SP اشاره شده ذخیره کنید.
- $M[SP] \leftarrow DR$ (ذخیره آیتم در بالای پشته)

➤ Push

• مرحله ۳:

- ✓ $SP \leftarrow SP + 1$
- ✓ $M[SP] \leftarrow DR, EMPT \leftarrow 0$
- ✓ $if(SP=0) Then (FULL \leftarrow 1)$
- شرایط مرزی را بررسی کنید.
- اگر $SP=0$ ، آنگاه $FULL \leftarrow 1$ تنظیم می‌شود، به این معنی که پشته پر است.
- $EMPTY \leftarrow 0$ تنظیم می‌شود، که نشان می‌دهد پشته خالی نیست.



عملیات POP (حذف از پشته):

هنگامی که عملیات POP برای حذف کردن یک عنصر (مثلاً E) از پشته انجام می‌شود، مراحل زیر اجرا می‌شوند:

• مرحله ۱:

✓ داده را از آدرسی که توسط اشاره‌گر پشته (SP) مشخص شده است، بازیابی کرده و در رجیستر داده (DR) ذخیره کنید.

✓ $DR \leftarrow M[SP]$ (بازیابی آیتم از بالای پشته)

• مرحله ۲:

• اشاره‌گر پشته (SP) را یک واحد کاهش دهید.

• $SP \leftarrow SP - 1$ (کاهش اشاره‌گر پشته)

• مرحله ۳:

• شرایط مرزی را بررسی کنید.

• اگر $SP = 0$ ، آنگاه

• $FULL \leftarrow 0$ تنظیم می‌شود، به این معنی که پشته دیگر پر نیست.

• $EMPTY \leftarrow 1$ تنظیم می‌شود، که نشان می‌دهد پشته خالی است.

➤ POP


✓ $DR \leftarrow M[SP], FULL \leftarrow 0$

✓ $SP \leftarrow SP - 1$

✓ if ($SP = 0$) Then ($EMPTY \leftarrow 1$)




پیاده سازی پشته در قسمتی از حافظه RAM



- هنگامی که حافظه اصلی (RAM) به صورت یک ساختار پشته سازمان‌دهی شود، به آن پشته حافظه‌ای (Memory Stack) گفته می‌شود.
- شمارنده برنامه (PC) آدرس دستور بعدی در برنامه را نشان می‌دهد.
- رجیستر آدرس (AR) به یک آرایه داده در داخل پشته حافظه اشاره می‌کند.
- پایین پشته (SP) محل بالای پشته را شناسایی می‌کند.
- در شکل نشان داده شده، مقدار اولیه SP برابر با ۴۰۰۱ است و پشته با کاهش آدرس‌ها رشد می‌کند. به همین دلیل، اولین آیتم ذخیره شده در پشته در آدرس ۴۰۰۰ قرار دارد، دومین آیتم در آدرس ۳۹۹۹ و آخرین آیتم در آدرس ۳۰۰۰ قرار می‌گیرد.



پیاده سازی پشته در قسمتی از حافظه RAM



- هنگامی که حافظه اصلی (RAM) به صورت یک ساختار پشته سازمان‌دهی شود، به آن پشته حافظه‌ای (Memory Stack) گفته می‌شود.
- شمارنده برنامه (PC) آدرس دستور بعدی در برنامه را نشان می‌دهد.
- رجیستر آدرس (AR) به یک آرایه داده در داخل پشته حافظه اشاره می‌کند.
- پایین پشته (SP) محل بالای پشته را شناسایی می‌کند.
- در شکل نشان داده شده، مقدار اولیه SP برابر با ۴۰۰۱ است و پشته با کاهش آدرس‌ها رشد می‌کند. به همین دلیل، اولین آیتم ذخیره شده در پشته در آدرس ۴۰۰۰ قرار دارد، دومین آیتم در آدرس ۳۹۹۹ و آخرین آیتم در آدرس ۳۰۰۰ قرار می‌گیرد.



عملیات روی پشته حافظه‌ای

➤ Push

✓ $SP \leftarrow SP - 1$

✓ $M[SP] \leftarrow DR$

➤ POP

✓ $DR \leftarrow M[SP]$

✓ $SP \leftarrow SP + 1$

- عملیات PUSH شامل کاهش مقدار پایینی پشته (SP) برای تخصیص فضای جدید برای یک آیتم و ذخیره مقدار موجود در رجیستر داده‌ها (DR) در آدرسی است که توسط SP به‌روز شده اشاره می‌کند.
- عملیات POP آیتم را از بالای پشته بازیابی می‌کند، به‌طوری‌که داده‌ها از آدرسی که توسط SP نشان داده می‌شود به DR کپی می‌شوند. سپس، SP افزایش می‌یابد تا فضای پشته آزاد شود.
- **هنگام استفاده از پشته حافظه‌ای:**
 - باید مواظب بود که بزرگ شدن پشته باعث دست اندازی آن به داده‌های سایر برنامه‌ها در RAM نشود و همچنین برنامه‌های دیگر پشته را خراب نکنند.



نمایش لهستانی معکوس (RPN) Reverse Polish Notation

➤ روش معمولی نمایش عبارات ریاضی:

$$A*B+C*D$$

➤ روش PN برای نمایش عبارات ریاضی: عملگرها قبل از عملوندها قرار می گیرند.

$$+*AB*CD$$

➤ روش RPN برای نمایش عبارات ریاضی: عملگرها بعد از عملوندها قرار می گیرند

$$AB*CD*+$$



استفاده از پشته برای پیاده سازی RPN

در برخی ماشینهای حساب و کامپیوترها از ترکیب پشته و RPN برای محاسبه عبارات ریاضی استفاده می کنند.

۱. ابتدا عبارت بصورت RPN نوشته می شود (معمولا این کار توسط کامپایلر انجام می شود)


۲. در هنگام محاسبه

- با برخورد به عملوندها آنها را در پشته PUSH می کنیم.
- با برخورد به عملگرها ، دو داده موجود در بالای پشته POP شده و عمل مورد نظر بر روی آنها انجام و حاصل در پشته PUSH می شود.




مثال

برای محاسبه عبارت زیر يك کامپایلر ممكن است كد زیر را توليد نمايد.



در اینصورت محتوی پشته بصورت زیر خواهد بود:





فرمت دستورالعمل

- معمول ترین فرمت يك دستورالعمل
 ۱. قسمت Opcode مشخص کننده نوع عملیات دستور
 ۲. قسمت آدرس، مشخص کننده آدرس يك خانه حافظه يا ثبات پردازنده
 ۳. قسمت حالت آدرس دهی، تعیین کننده عملوند يا آدرس مؤثر

OP code	Mode	Address
---------	------	---------



دستورات سه آدرسی

در کامپیوترهای سه آدرسی، هر قسمت آدرس، برای مشخص نمودن يك ثبات پردازنده و يا آدرس يك عملوند در حافظه تخصیص داده می شود.

ADD R₁, A, B

$R_1 \leftarrow M[A] + M[B]$

ADD R₂, C, D

$R_2 \leftarrow M[C] + M[D]$

MUL X, R₁, R₂

$M[X] \leftarrow R_1 \times R_2$



دستورات دو آدرسی

دستورات دو آدرسی معمول ترین فرمت دستور در کامپیوترها هستند. قسمت آدرس می تواند يك ثبات پردازنده يا يك خانه حافظه را مشخص نماید.

MOV R₁, A

$R_1 \leftarrow M[A]$

ADD R₁, B

$R_1 \leftarrow R_1 + M[B]$

ADD R₂, D

$R_2 \leftarrow R_2 + M[D]$

MUL R₁, R₂

$R_1 \leftarrow R_1 \times R_2$

MOV X, R₁

$M[A] \leftarrow R_1$



دستورات يك آدرسی

دستورات يك آدرسی، برای تمام عملیات بر روی داده ها، ثبات AC را به کار می برد.

LOAD A

$AC \leftarrow M[A]$

ADD B

$AC \leftarrow AC + M[B]$

STORE T

$M[T] \leftarrow AC$

LOAD C

$AC \leftarrow M[C]$

ADD D

$AC \leftarrow AC + M[D]$

MUL T

$AC \leftarrow AC \times M[T]$

STORE X

$M[X] \leftarrow AC$



دستورات صفر آدرسی

دستورات صفر آدرسی، برای تمام عملیات بر روی داده ها، از پشته استفاده می کند.

Push A

Push B

ADD

Push C

Push D

ADD

MUL

POP X



حالات آدرس دهی

دستورات يك کامپیوتر عملی را بر روی داده ذخیره شده در حافظه و یا رجیسترهای CPU انجام می دهند. روش مشخص کردن عملوند يك دستورالعمل **حالات آدرس دهی** و یا **addressing mode** نامیده می شود.

اصولا حالات مختلف آدرس دهی عملوند دستور، تسهیلات زیر را در سیستم فراهم می آورد:

۱. قابلیت ایجاد شمارنده برای برنامه حلقه، و شاخص بندی در داده ها و هم چنین ایجاد اشاره گر حافظه و جابجایی برای کاربر فراهم می شود
۲. امکان تقلیل تعداد بیت های قسمت آدرس دستور، فراهم می شود.



انواع حالت های آدرس دهی

- آدرس دهی ضمنی
- آدرس دهی بلادرنگ
- آدرس دهی ثبات
- آدرس دهی غیر مستقیم بكمك ثبات
- آدرس دهی افزایش و یا کاهش خودکار
- آدرس دهی مستقیم
- آدرس دهی غیر مستقیم
- آدرس دهی نسبی
- آدرس دهی شاخص
- آدرس دهی با ثبات پایه



در این روش عملوندها بصورت ضمنی در داخل دستورالعمل مشخص می شوند.

- مثل دستور **CMA** که محتوی آکومولاتور را متمم می کند.
- دستورهای بدون آدرس و تمام دستورهایی که از اکومولاتور استفاده می کنند، دستورهای حالت ضمنی هستند. به عنوان مثال، دستور "complement" یک دستور حالت ضمنی است زیرا عملوند در آکومولاتور قرار دارد.



آدرس دهی بلادرنگ

در این حالت، عملوند مستقیماً در خود دستور مشخص می‌شود و به جای فیلد آدرس، فیلد عملوند وجود دارد.

به عنوان مثال:

ADD ۱۰, ۲۰.

MOV CX, 1024

Instruction

Opcode	Operand
--------	---------




آدرس دهی ثبات

این حالت زمانی استفاده می‌شود که داده‌ها در رجیستری‌های پردازنده ذخیره شده باشند و بخش آدرس دستور حاوی آدرس رجیستر پردازنده باشد.

ADD R2, R1

✓ در این حالت، داده‌ها نیازی به دسترسی به حافظه وجود ندارد، به این معنی که: $EA=(R)$ به عبارت دیگر، کنترل ابتدا یک دستورالعمل را از حافظه واکنشی می‌کند و سپس از آدرس آن برای دسترسی به رجیستر استفاده کرده و در رجیستر (R) به دنبال آدرس مؤثر عملوند در حافظه می‌گردد.





آدرس دهی غیر مستقیم به کمک ثبات


دستور دارای آدرس یک رجیستر پردازنده است که آدرس عملوند را در حافظه نگه‌داری می‌کند.

```
MOV BX,[SI]
```



آدرس دهی افزایش و یا کاهشی خودکار


این حالت زمانی استفاده می‌شود که یک سری داده‌ها از حافظه بازیابی شوند و بخش آدرس دستور آدرس شروع را مشخص می‌کند. این آدرس به ترتیب افزایش یا کاهش می‌یابد تا داده‌های بعدی از حافظه بازیابی شوند.





آدرس دهی افزایش و یا کاهش خودکار


این حالت زمانی استفاده می‌شود که یک سری داده‌ها از حافظه بازیابی شوند و بخش آدرس دستور آدرس شروع را مشخص می‌کند. این آدرس به ترتیب افزایش یا کاهش می‌یابد تا داده‌های بعدی از حافظه بازیابی شوند.






در این روش آدرس عملوند در داخل دستورالعمل ذکر می شود.

MOV AX,[۳۰۰۰]





در این روش آدرس موجود در دستورالعمل محلی از حافظه را مشخص می کند که آدرس عملوند در آنجا قرار دارد. در این حالت برای دسترسی به عملوند دوبار رجوع به حافظه مورد نیاز است: یکبار برای پیدا کردن آدرس آن و بار دیگر برای خواندن مقدار آن.




آدرس دهی نسبی

- در این روش آدرس موثر از جمع آدرس مشخص شده در داخل دستورالعمل و محتوای PC حاصل می شود:

$$\text{Effective Address} = \text{address part of instruction} + \text{content of PC}$$

آدرس دهی نسبی در دستورالعمل های انشعابی که آدرس پرش در نزدیکی دستور قرار دارد






آدرس دهی شاخص

در این روش آدرس موثر از جمع آدرس مشخص شده در داخل دستورالعمل و محتوی یک رجیستر مخصوص که رجیستر Index نامیده میشود حاصل می شود:

$\text{Effective Add.} = \text{address part of instruction} + \text{content of index register}$

معمولا از این روش برای دسترسی به داده های یک آرایه استفاده می شود که محل شروع داده ها در حافظه در دستورالعمل مشخص می شود و فاصله داده مورد نظر تا محل شروع توسط رجیستر Index تعیین می گردد.






آدرس دهی با ثبات پایه

این روش مشابه آدرس دهی با ثبات شاخص است با این تفاوت که به جای ثبات شاخص از ثبات پایه استفاده می شود. تفاوت این دو روش در نحوه استفاده از رجیسترها است.

Effective Add.= address part of instruction + content of Base register





مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چیست؟

Address	Memory
200	Load to AC
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address	Content of AC
Direct address		
Immediate operand		
Indirect address		
Relative address		
Indexed address		
Register		
Register indirect		
Autoincrement		
Autodecrement		

PC = 200 XR = 100

R1 = 400 AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چیست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address	Content of AC
Direct address	500	/* AC ← (500) */ 800
Immediate operand		
Indirect address		
Relative address		
Indexed address		
Register		
Register indirect		
Autoincrement		
Autodecrement		

PC = 200 XR = 100

R1 = 400 AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چیست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address	Content of AC
Direct address	500	$/* AC \leftarrow (500)$ $*/$ 800
Immediate operand	-	$/* AC \leftarrow 500$ $*/$ 500
Indirect address		
Relative address		
Indexed address		
Register		
Register indirect		
Autoincrement		
Autodecrement		

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address	Content of AC
Direct address	500	$/* AC \leftarrow (500)$ */ 800
Immediate operand	-	$/* AC \leftarrow 500$ */ 500
Indirect address	800	$/* AC \leftarrow ((500))$ */ 300
Relative address		
Indexed address		
Register		
Register indirect		
Autoincrement		
Autodecrement		

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address	Content of AC
Direct address	500	$/* AC \leftarrow (500) \quad */ \quad 800$
Immediate operand	-	$/* AC \leftarrow 500 \quad */ \quad 500$
Indirect address	800	$/* AC \leftarrow ((500)) \quad */ \quad 300$
Relative address	702	$/* AC \leftarrow (PC+500) \quad */ \quad 325$
Indexed address		
Register		
Register indirect		
Autoincrement		
Autodecrement		

PC = 200	XR = 100
R1 = 400	AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address		Content of AC
Direct address	500	$/* AC \leftarrow (500)$	$*/$ 800
Immediate operand	-	$/* AC \leftarrow 500$	$*/$ 500
Indirect address	800	$/* AC \leftarrow ((500))$	$*/$ 300
Relative address	702	$/* AC \leftarrow (PC+500)$	$*/$ 325
Indexed address	600	$/* AC \leftarrow (XR+500)$	$*/$ 900
Register			
Register indirect			
Autoincrement			
Autodecrement			

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی چیست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address		Content of AC
Direct address	500	$/* AC \leftarrow (500)$	$*/ 800$
Immediate operand	-	$/* AC \leftarrow 500$	$*/ 500$
Indirect address	800	$/* AC \leftarrow ((500))$	$*/ 300$
Relative address	702	$/* AC \leftarrow (PC+500)$	$*/ 325$
Indexed address	600	$/* AC \leftarrow (XR+500)$	$*/ 900$
Register	-	$/* AC \leftarrow R1$	$*/ 400$
Register indirect			
Autoincrement			
Autodecrement			

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address		Content of AC
Direct address	500	$/* AC \leftarrow (500)$	$*/$ 800
Immediate operand	-	$/* AC \leftarrow 500$	$*/$ 500
Indirect address	800	$/* AC \leftarrow ((500))$	$*/$ 300
Relative address	702	$/* AC \leftarrow (PC+500)$	$*/$ 325
Indexed address	600	$/* AC \leftarrow (XR+500)$	$*/$ 900
Register	-	$/* AC \leftarrow R1$	$*/$ 400
Register indirect	400	$/* AC \leftarrow (R1)$	$*/$ 700
Autoincrement			
Autodecrement			

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address		Content of AC
Direct address	500	$/* AC \leftarrow (500)$	$*/$ 800
Immediate operand	-	$/* AC \leftarrow 500$	$*/$ 500
Indirect address	800	$/* AC \leftarrow ((500))$	$*/$ 300
Relative address	702	$/* AC \leftarrow (PC+500)$	$*/$ 325
Indexed address	600	$/* AC \leftarrow (XR+500)$	$*/$ 900
Register	-	$/* AC \leftarrow R1$	$*/$ 400
Register indirect	400	$/* AC \leftarrow (R1)$	$*/$ 700
Autoincrement	400	$/* AC \leftarrow (R1)+$	$*/$ 700
Autodecrement			

PC = 200

XR = 100

R1 = 400

AC



مثال عددی

مقدار اکومولاتور در صورت اجرای دستور موجود در آدرس ۲۰۰ برای حالت‌های مختلف آدرس دهی

چيست؟

Address	Memory
200	Load to AC Mode
201	Address = 500
202	Next instruction
399	450
400	700
500	800
600	900
702	325
800	300

Addressing Mode	Effective Address		Content of AC
Direct address	500	$/* AC \leftarrow (500)$	$*/$ 800
Immediate operand	-	$/* AC \leftarrow 500$	$*/$ 500
Indirect address	800	$/* AC \leftarrow ((500))$	$*/$ 300
Relative address	702	$/* AC \leftarrow (PC+500)$	$*/$ 325
Indexed address	600	$/* AC \leftarrow (XR+500)$	$*/$ 900
Register	-	$/* AC \leftarrow R1$	$*/$ 400
Register indirect	400	$/* AC \leftarrow (R1)$	$*/$ 700
Autoincrement	400	$/* AC \leftarrow (R1)+$	$*/$ 700
Autodecrement	399	$/* AC \leftarrow -(R)$	$*/$ 450

PC = 200

XR = 100

R1 = 400

AC



مجموعه دستورات کامپیوتر

- دستورات مورد استفاده در کامپیوترهای مختلف از لحاظ تعداد، عملکرد، نشانه‌های مورد استفاده برای اسمبلی، و کد باینری بسیار متفاوت هستند با این وجود تمامی آنها دارای دستوراتی از انواع زیر می‌باشند:

دستورات انتقال داده

دستورات محاسباتی، منطقی و جابجائی

دستورات کنترل برنامه





Name	Mnemonic
Load	LD
Store	ST
Move	MOV
Exchange	XCH
Input	IN
Output	OUT
Push	PUSH
Pop	POP



هشت حالت آدرس دهی برای دستور بارکردن

Mode	Assembly Convention	Register Transfer
Direct address	LD ADR	$AC \leftarrow M[ADR]$
Indirect address	LD @ADR	$AC \leftarrow M[M[ADR]]$
Relative address	LD \$ADR	$AC \leftarrow M[PC + ADR]$
Immediate operand	LD #NBR	$AC \leftarrow NBR$
Index addressing	LD ADR(X)	$AC \leftarrow M[ADR + XR]$
Register	LD R1	$AC \leftarrow R1$
Register indirect	LD (R1)	$AC \leftarrow M[R1]$
Autoincrement	LD (R1)+	$AC \leftarrow M[R1], R1 \leftarrow R1 + 1$
Autodecrement	LD -(R1)	$R1 \leftarrow R1 - 1, AC \leftarrow M[R1]$



Name	Mnemonic
Increment	INC
Decrement	DEC
Add	ADD
Subtract	SUB
Multiply	MUL
Divide	DIV
Add with Carry	ADDC
Subtract with Borrow	SUBB
Negate(2's Complement)	NEG



Name	Mnemonic
Clear	CLR
Complement	COM
AND	AND
OR	OR
Exclusive-OR	XOR
Clear carry	CLRC
Set carry	SETC
Complement carry	COMC
Enable interrupt	EI
Disable interrupt	DI




Name	Mnemonic
Logical shift right	SHR
Logical shift left	SHL
Arithmetic shift right	SHRA
Arithmetic shift left	SHLA
Rotate right	ROR
Rotate left	ROL
Rotate right thru carry	RORC
Rotate left thru carry	ROLC



دستورات متداول کنترول برنامه


Name	Mnemonic
Branch	BR
Jump	JMP
Skip	SKP
Call	CALL
Return	RTN
Compare(by -)	CMP
Test (by AND)	TST





بیت های وضعیت

Name	Mnemonic
Branch	BR
Jump	JMP
Skip	SKP
Call	CALL
Return	RTN
Compare(by -)	CMP
Test (by AND)	TST



Mnemonic	Branch condition	Tested condition
BZ	Branch if zero	$Z = 1$
BNZ	Branch if not zero	$Z = 0$
BC	Branch if carry	$C = 1$
BNC	Branch if no carry	$C = 0$
BP	Branch if plus	$S = 0$
BM	Branch if minus	$S = 1$
BV	Branch if overflow	$V = 1$
BNV	Branch if no overflow	$V = 0$

<i>Unsigned</i> compare conditions (A - B)		
BHI	Branch if higher	$A > B$
BHE	Branch if higher or equal	$A \geq B$
BLO	Branch if lower	$A < B$
BLOE	Branch if lower or equal	$A \leq B$
BE	Branch if equal	$A = B$
BNE	Branch if not equal	$A \neq B$

<i>Signed</i> compare conditions (A - B)		
BGT	Branch if greater than	$A > B$
BGE	Branch if greater or equal	$A \geq B$
BLT	Branch if less than	$A < B$
BLE	Branch if less or equal	$A \leq B$
BE	Branch if equal	$A = B$
BNE	Branch if not equal	$A \neq B$



- وقفه (Interrupt) یک مکانیسم مهم است که به پردازنده اجازه می‌دهد کار فعلی خود را متوقف کند و به یک درخواست فوری از یک دستگاه خارجی یا یک رویداد خاص پاسخ دهد.
- این مکانیسم شبیه این است که وقتی کسی در حال انجام کاری است، زنگ در به صدا درمی‌آید و او مجبور می‌شود به طور موقت کارش را کنار بگذارد و به زنگ پاسخ دهد.
- منظور از وقفه انتقال کنترل برنامه از يك برنامه در حال اجرا به يك برنامه سرویس دهی خاص در نتیجه يك درخواست داخلی یا خارجی است که پس از اجرای روال سرویس دهی، کنترل به برنامه اصلی باز می‌گردد.



مقایسه وقفه و زیرروال

- روال وقفه مشابه فراخوانی زیرروال است با این تفاوت که :
 - ✓ برنامه فرعی (زیرروال) در اثر اجرای يك دستور شروع می شود، اما روال وقفه به علت اعمال يك سیگنال داخلی با خارجی است.
 - ✓ آدرس برنامه فرعی در بخش آدرس دستور واقع است، اما در وقفه آدرس سرویس دهی وقفه توسط سخت افزار مشخص می شود.
 - ✓ در زمان اجرای زیرروال، تنها محتوای PC ذخیره می شود؛ در صورتی که به هنگام اجرای يك سرویس وقفه علاوه بر محتوای PC ، وضعیت کلی CPU نیز ذخیره می شود. به این وضعیت کلی CPU کلمه حالت (Program Status Word = PSW) گفته می شود.



انواع مختلف وقفه در کامپیوتر

➤ وقفه های خارجی

- این وقفه ها سخت افزاری بوده و سیگنال وقفه توسط يك دستگاه I/O اعمال می شود.

➤ وقفه های داخلی

- در اثر استفاده غلط و نابجای يك دستور حاصل می شود. مثل رخ دادن Overflow انجام يك تقسیم بر صفر، سرریز شدن پشته که متناسب با هر کدام از آنها يك سرویس دهی وقفه اجرا می شود که معمولا پیغامی است در جهت تصحیح داده یا دستورالعمل. این وقفه گاهی trap نامیده می شود.

➤ وقفه های نرم افزاری

- نوع خاصی از صدا زدن برنامه فرعی هستند . و در اثر يك دستورالعمل اجرا می شود. برای انجام عملیات خاصی نظیر تغییر مد برنامه از حالت user به supervisor بکار می روند. تفاوت آن با اجرای زیرروال آن است که علاوه بر ذخیره محتوای PC وضعیت کلی CPU را نیز ذخیره می کند.



کامپیوترهای با مجموعه دستورات کاهش یافته RISC

➤ دستورات ساده و کمی دارند

➤ هدف این است که بتوان دستورات را به سرعت اجرا کرد. اغلب دستورات RISC در يك سیکل اجرا می شوند (بعد از واکشی و رمزگشایی).

➤ چون دستورات در زمان مشابهی اجرا می شوند عمل pipeline دارای بازده بالایی خواهد بود.

➤ کم بودن دستورات باعث ساده شدن واحد کنترل و مسیرهای ارتباطی می شود که منجر به کم شدن تعداد قطعات مورد نیاز برای ساخت پردازنده می شود. این کار سرعت پردازنده را نیز افزایش می دهد.



ویژگی های کامپیوترهای RISC

- ✓ تعداد دستورالعمل ها محدود می باشد.
- ✓ غالب دستورات دارای طول ثابت و فرمت یکسان می باشند. این کار باعث می شود تا خواندن دستورات و رمزگشائی آنها سریع باشد. زیرا لازم نیست تا معلوم شدن طول دستور برای رمزگشایی آن صبر کرد. یکسانی فرمت باعث سهولت رمزگشایی می گردد زیرا کد و آدرس همه دستورات در محل یکسانی قرار دارند.
- ✓ کنترل از نوع سخت افزاری است



ویژگی های RISC

- پردازش داده ها در CPU انجام می شود.
- تعداد رجیسترهای زیادی دارند.
- کم شدن دستورات باعث کوچک شدن واحد کنترل و آزاد شدن فضا برای گنجاندن تعداد بیشتری رجیستر می شود.
- متغیرهای محلی، نتایج میانی و پارامترهای توابع در داخل رجیسترها ذخیره شده و تعداد رجوع به حافظه کاهش پیدا می کند.
- استفاده از تکنیک همپوشانی register windows که باعث افزایش سرعت صدا زدن تابع و بازگشت از آن می شود.



➤ مراجعه به حافظه محدود به دستورات Load (LD) و Store (ST) است.

✓ باقی دستورات بر روی محتوی رجیسترها عمل می کنند.

➤ تعداد مد های آدرس دهی آنها کم است.

✓ معمولا فقط از مدهای آدرس دهی زیر استفاده می شود:

- register addressing
- direct addressing
- register indirect addressing
- displacement addressing



کامپیوترهای با مجموعه دستورات پیچیده CISC

- معماری يك کامپیوتر متاثر از مجموعه دستورات انتخاب شده برای آن است.
- در کامپیوتر های اولیه سعی بر این بود تا تعداد دستورات کم و ساده باشد تا پیاده سازی سخت افزاری آن ممکن باشد.
- با پیشرفت در زمینه سخت افزار و ارزان شدن آن تعداد دستورات کامپیوتر ها افزایش یافته و بر پیچیدگی آنها افزوده گردید. هدف این بود تا هر چه بیشتر نیاز های کاربران را در سخت افزار گنجانده و با کاهش فاصله بین زبانهای سطح بالا و دستورات کامپیوتر کار ترجمه دستورات سطح بالا را ساده تر کنند. این نوع کامپیوترها گاهی تا ۲۰۰ دستور و تعداد بسیار زیادی مد آدرس دهی داشتند. این کامپیوتر ها (CISC) Complex Instruction Set Computer را می نامند.



ویژگی های کامپیوترهای CISC

- تعداد زیادی دستورالعمل دارند (۱۰۰ تا ۲۰۰ عدد)
- دستوراتی برای انجام کارهای ویژه دارند که معمولا به ندرت مورد استفاده قرار می گیرند.
- تعداد زیادی مد آدرس دهی دارند.
- طول دستورالعمل ها متغیر است پس کدگشایی (Decoding) آن پیچیده است.
- دستوراتی دارند که عملیاتی را بر روی اپراندهای موجود در حافظه انجام می دهند و مستقیما داده های حافظه را دستکاری می کنند.
- ۶۳ برای اجرای دستورات به چندین کلاک نیاز هست.



مقایسه معماری RISC و CISC


ویژگی‌ها	CISC	RISC
تعداد دستورات	تعداد زیادی دستور پیچیده	تعداد کمی دستور ساده و محدود
پیچیدگی دستورها	دستورات پیچیده، گاهی چندین کار در یک دستور	دستورات ساده، هر دستور یک کار مشخص انجام می‌دهد
طول دستورها	طول متغیر	طول ثابت (معمولاً یک کلمه یا چند بایت)
اجرا در هر سیکل	ممکن است اجرای برخی دستورات چندین سیکل طول بکشد	بیشتر دستورات در یک سیکل کلاک اجرا می‌شوند
واحد کنترل	کنترل میکروبرنامه‌ای پیچیده‌تر و کندتر	کنترل سخت‌افزاری ساده‌تر و سریع‌تر
حافظه	بیشتر از حافظه استفاده می‌کند	استفاده بیشتر از ثبات‌ها برای عملیات
کد ماشین	کدهای ماشین پیچیده و بزرگ‌تر	کدهای ماشین ساده و کم‌حجم‌تر
مصرف انرژی	مصرف انرژی بیشتر	مصرف انرژی کمتر
کارایی	مناسب برای کارهای پیچیده با دستورات متنوع	مناسب برای کارهایی با نیاز به پردازش سریع و یکنواخت
مثال پردازنده‌ها	Intel x86، AMD	ARM، MIPS، PowerPC



- ✓ Design 1986 – 1989
- ✓ 25 MHz, 33 MHz
- ✓ 1.2 M transistors
- ✓ 1.0 micron
- ✓ 5 stage pipeline
- ✓ Unified 8 KByte code/data cache (write-through)
- ✓ First IA-32 processor capable of executing 1 instruction per clock cycle




- Design 1989 – 1993
- 60 MHz, 66 MHz
- 3.1 M transistors
- 0.8 micron
- 5 stage pipeline
- 8 KByte instruction and 8 Kbyte data caches (writeback)
- Branch predictor
- Pipelined floating point
- First superscalar IA-32: capable of executing 2 instructions per clock





Pentium® II Processor

- Design 1995 – 1997
- 233 MHz, 266 MHz, 300 MHz
- 7.5 M transistors
- 0.35 micron
- 16 KByte L1I, 16 KByte L1D, 512 KByte off-die L2
- First compaction of P6 microarchitecture



Pentium® III Processor (Katmai)

- ✓ Introduced: 1999
- ✓ 450 MHz, 500 MHz, 533 MHz, 600MHz
- ✓ 9.5 M transistors
- ✓ 0.25 micron
- ✓ 16 KByte L1I, 16 Kbyte L1D, 512 KByte offchip L2
- ✓ Addition of SSE instructions.
- ✓ SSE: Intel Streaming SIMD Extensions to the x86 ISA



Pentium® III Processor (Coppermine)

- ✓ Introduced: 1999
- ✓ 500MHz ... 1133MHz
- ✓ 28 M transistors
- ✓ 0.18 micron
- ✓ 16 KByte L1, 16 Kbyte L2, 256KByte on-chip L2
- ✓ Integrate L2 cache on chip, It topped out at 1GHz.



Pentium® IV Processor

- ✓ Introduced: 2000
- ✓ 1.3GHz ... 2GHz ... 3.4GHz
- ✓ 42M ... 55M ... 125 M transistors
- ✓ 0.18 ... 0.13 ... 0.09 micron
- ✓ Latest one: 16 KByte L1I, 16 KByte L1D, 1M on-chip L2
- ✓ Very high clock speed and

SSE performance



Intel® Itanium® Processor

- Design 1993 – 2000
- 733 MHz, 800 MHz
- 25 M transistors
- 0.18 micron
- 3 levels of cache
 - ✓ 16 KByte L1I, 16 KByte L1D
 - ✓ 96 KByte L2
 - ✓ 4 MByte off-die L3
- Superscalar degree 8, in-order machine
- First implementation of 64-bit Itanium architecture




Intel® Itanium 2® Processor

- Introduced: 2002
- 1GHz
- 221 M transistors
- 0.18 micron
 - ✓ 3 levels of cache
 - ✓ 32 KByte I&D L1
 - ✓ 256 KByte L2
- integrated 1.5MByte L3
- Based on EPIC architecture
- Enhanced Machine Check Architecture (MCA) with extensive Error Correcting Code (ECC)




Cache Size Becoming Larger and Larger

1993: Pentium




8 KByte I-cache
and 8 KByte D-cache

1997: Pentium-II



16 KByte L1I, 16
KByte L1D
512 KByte off-die L2


2002: Itanium-2




Level 1: 16K KByte Icache,
16 KByte D-cache
Level 2: 256 KB
Level 3: integrated 3 MB
or 1.5 MB



Motorola's PowerPC™ 604 RISC Microprocessor




Motorola's PowerPC 604



Pentium




Intel Pentium 4 Northwood





Intel Pentium 5 Prescott



April 19, 2003 www.chip-architect.com



razeghizade@gmail.com

Razeghizade.pudica.ir

CREADITS: This presentation was created by M.Razeghizadeh
Please keep this slide for attribution