




آزمایش شماره ۱

هدف: پیاده‌سازی گیت‌های منطقی با منطق‌های مختلف

الف: مدارهای مقابل گیت‌های طراحی شده بر اساس منطق RDL را نشان می‌دهند. آن‌ها را بسته و جداول صحت مربوطه را استخراج نمایید. (ورودی‌ها ۰ و +۵ ولت و مقاومت‌ها یک کیلو اهم و دیود 1N4001 انتخاب شوند).



ب: مدار مقابل گیت طراحی شده بر اساس منطق RTL را نشان می‌دهند. آن را بسته و جدول صحت مربوطه را استخراج نمایید. (ترانزیستورها BC107، مقاومت‌های ورودی ۴۵۰ اهم، مقاومت تغذیه ۶۴۰ اهم و تغذیه ۳/۶ ولت انتخاب شوند).



ج: مدار مقابل گیت طراحی شده بر اساس منطق DTL را نشان می‌دهند. آن را بسته و جدول صحت مربوطه را استخراج نمایید. (ترانزیستور BC107، $R_2=2K$ ، $R_1=5K$ ، $R_4=5K$ ، $R_3=1K$ ، دیودها 1N4001، ترانزیستور BC107 و تغذیه ۵ ولت انتخاب شوند).